影響單片機系統可靠安全運行的主要因素主要來自系統內部和外部的各種電氣干擾,並受系統結構設計、元器件選擇、安裝、製造工藝影響。這些都構成單片機系統的干擾因素,常會導致單片機系統運行失常,輕則影響產品質量和產量,重則會導致事故,造成重大經濟損失。今天小編就給大家介紹下單片機系統硬件抗干擾的常用方法，大家一起來看看吧。
形成干擾的基本要素有三個：
(1)干擾源。指產生干擾的元件、設備或信號, 用數學語言描述如下：du/dt,
di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成爲干擾源。
(2)傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。
(3)敏感器件。指容易被幹擾的對象。如：A/D、 D/A變換器,單片機,數字IC,弱信號放大器等
干擾的分類
1.1 干擾的分類
干擾的分類有好多種,通常可以按照噪聲產生的原因、傳導方式、波形特性等等進行不同的分類。按產生的原因分：
可分爲放電噪聲音、高頻振盪噪聲、浪涌噪聲。
按傳導方式分：可分爲共模噪聲和串模噪聲。
按波形分：可分爲持續正弦波、脈衝電壓、脈衝序列等等。
1.2 干擾的耦合方式
干擾源產生的干擾信號是通過一定的耦合通道纔對測控系統產生作用的。因此,我們有必要看看干擾源和被幹擾對象之間的傳遞方式。干擾的耦合方式,無非是通過導線、空間、公共線等等,細分下來,主要有以下幾種：
(1)直接耦合：這是最直接的方式,也是系統中存在最普遍的一種方式。比如干擾信號通過電源線侵入系統。對於這種形式,最有效的方法就是加入去耦電路。
(2)公共阻抗耦合：這也是常見的耦合方式,這種形式常常發生在兩個電路電流有共同通路的情況。爲了防止這種耦合,通常在電路設計上就要考慮。使干擾源和被幹擾對象間沒有公共阻抗。
(3)電容耦合：又稱電場耦合或靜電耦合。是由於分佈電容的存在而產生的耦合。
(4)電磁感應耦合：又稱磁場耦合。是由於分佈電磁感應而產生的耦合。
(5)漏電耦合：這種耦合是純電阻性的,在絕緣不好時就會發生。
2 常用硬件抗干擾技術
針對形成干擾的三要素,採取的抗干擾主要有以下手段。
2.1 抑制干擾源
抑制干擾源就是儘可能的減小干擾源的du/dt, di/dt。這是抗干擾設計中最優先考慮和最重要的原則,常常會起到事半功倍的效果。 減小干擾源的du/dt主要是通過在干擾源兩端並聯電容來實現。減小干擾源的di/dt則是在干擾源迴路串聯電感或電阻以及增加續流二極管來實現。
抑制干擾源的常用措施如下：
(1)繼電器線圈增加續流二極管,消除斷開線圈時產生的反電動勢干擾。僅加續流二極管會使繼電器的斷開時間滯後,增加穩壓二極管後繼電器在單位時間內可動作更多的次數。
(2)在繼電器接點兩端並接火花抑制電路(一般是RC串聯電路,電阻一般選幾K到幾十K,電容選0.01uF),減小電火花影響。
(3)給電機加濾波電路,注意電容、電感引線要儘量短。
(4)電路板上每個IC要並接一個0.01μF～0.1
μF高頻電容,以減小IC對電源的影響。注意高頻電容的佈線,連線應靠近電源端並儘量粗短,否則,等於增大了電容的等效串聯電阻,會影響濾波效果。
(5)佈線時避免90度折線,減少高頻噪聲發射。
(6)可控硅兩端並接RC抑制電路,減小可控硅產生的噪聲(這個噪聲嚴重時可能會把可控硅擊穿的)。
單片機自身的抗干擾措施：
爲提高單片機本身的可靠性。近年來單片機的製造商在單片機設計上採取了一系列措施以期提高可靠性。這些技術主要體現在以下幾方面。
1.降低外時鐘頻率
外時鐘是高頻的噪聲源，除能引起對本應用系統的干擾之外，還可能產生對外界的干擾，使電磁兼容檢測不能達標。在對系統可靠性要求很高的應用系統中，選用頻率低的單片機是降低系統噪聲的原則之一。以8051單片機爲例，最短指令週期1μs時，外時鐘是12mhz。而同樣速度的motorola 單片機系統時鐘只需4mhz，更適合用於工控系統。近年來，一些生產8051兼容單片機的廠商也採用了一些新技術，在不犧牲運算速度的前提下將對外時鐘的需求降至原來的1/3。而motorola 單片機在新推出的68hc08系列以及其16/32位單片機中普遍採用了內部瑣相環技術，將外部時鐘頻率降至32khz，而內部總線速度卻提高到8mhz乃至更高。
2.低噪聲系列單片機
傳統的集成電路設計中，在電源、地的引出上通常將其安排在對稱的兩邊。如左下角是地，右下角是電源。這使得電源噪聲穿過整個硅片。改進的技術將電源、地安排在兩個相鄰的引腳上，這樣一方面降低了穿過整個硅片的電流，一方面使外部去耦電容在pcb設計上更容易安排，以降低系統噪聲。另一個在集成電路設計上降低噪聲的例子是驅動電路的設計。一些單片機提供若干個大電流的輸出引腳，從幾十毫安到數百毫安。這些大功率的驅動電路集成到單片機內部無疑增加了噪聲源。而跳變沿的軟化技術可消除這方面的影響，辦法是將一個大功率管做成若干個小管子的並聯，再爲每個管子輸出端串上不同等效阻值的電阻。以降低di/dt。
3.時鐘監測電路、看門狗技術與低電壓復位
監測系統時鐘，當發現系統時鐘停振時產生系統復位信號以恢復系統時鐘，是單片機提高系統可靠性的措施之一。而時鐘監控有效與省電指令stop是一對矛盾。只能使用其中之一。
看門狗技術是監測應用程序中的一段定時中斷服務程序的運行狀況，當這段程序不工作時判斷爲系統故障，從而產生系統復位。
低電壓復位技術是監測單片機電源電壓，當電壓低於某一值時產生復位信號。由於單片機技術的發展，單片機本身對電源電壓範圍的要求越來越寬。電源電壓從當初的5v降至3.3v並繼續下降到2.7v、2.2v、1.8v。在是否使用低電壓復位功能時應根據具體應用情況權衡一下。
4. eft技術
新近推出的motorola m68hc08 系列單片機採用eft(electrical fast transient)技術進一步提高了單片機的抗干擾能力。當振盪電路的正弦波信號受到外界干擾時，其波形上會疊加一些毛刺。以施密特電路對其整形時，這種毛刺會成爲觸發信號干擾正常的時鐘信號。交替使用施密特電路和rc濾波可以使這類毛刺不起作用，這就是eft技術。隨着vlsi技術的不斷髮展，電路內部的抗干擾技術也在不斷髮展之中。
5.軟件方面的措施
單片機本身在指令設計上也有一些抗干擾的考慮。非法指令復位或非法指令中斷是當運行程序時遇到非法指令或非法尋址空間能產生復位或中斷。單片機應用系統程序是事先寫好的，不可能有非法指令或尋址。一定是系統受到干擾，cpu讀指令時出錯了。
以上提到的是當前廣泛使用的單片機應該具有的內部抗干擾措施。在選用單片機時，要檢查一下這些性能是否都有，以求設計出可靠性高的系統。
在應用軟件設計方面，設計者都有各自的經驗。這裏要提醒的是最後對不用的rom要做處理。原則是萬一程序落到這裏可以自恢復。
用於單片機系統的干擾抑制元件
1.去耦電容
每個集成電路的電源、地之間應配置一個去耦電容，它可以濾掉來自電源的高頻噪聲。作爲儲能元件，它吸收或提供該集成電路內部三極管導通、截止引起的電流變化(di/dt)，從而降低系統噪聲。要選高頻特性好的獨石電容或瓷片電容作去耦電容。每塊印製電路板電源引入的地方要安放一隻大容量的儲能電容。由於電解電容的纏繞式結構，其分佈電感較大，對濾除高頻干擾信號幾乎不起作用。使用時要與去耦電容成對使用。鉭電容則比電解電容效果更好。
2.抑制高頻的電感
用粗漆包線穿入軸向有幾個孔的鐵氧體芯，就構成了高頻扼制器件。將其串入電源線或地線中可阻止高頻信號從電源/地線引入。這種元件特別適用於隔開一塊印製電路板上的模擬電路區、數字電路區、以及大功率驅動區的供電。應該注意的'是它必須放在該區儲能電容與電源之間而不能放在儲能電容與用電器件之間。
3.自恢復保險絲
這是用一種新型高分子聚合材料製成的器件，當電流低於其額定值時，它的直流電阻只有零點幾歐。而電流大到一定程度，它的阻值迅速升高，引起發熱，而越熱電阻越大，從而阻斷電源電流。當溫度降下來以後能自動恢復正常。這種器件可防止cmos器件在遇到強衝擊型干擾時引起所謂“可控硅觸發”現象。這種現象指集成電路硅片的基體變得導通，從而引起電流增大，導致cmos集成電路發熱乃至燒燬。
4.防雷擊器件
室外使用的單片機系統或電源線、信號線從室外架空引入室內的，要考慮系統的防雷擊問題。常用的防雷擊器件有：氣體放電管，tvs(transient voltage supervention)等，氣體放電管是當電源電壓大於某一值時，通常爲數十伏或數百伏，氣體擊穿放電，將電源線上強衝擊脈衝導入大地，tvs可以看成兩個並聯且方向相反的齊納二極管，當電兩端電壓高於某一額定值時導通。其特點是可以瞬態通過數百乃至上千安培的電流。這類元器件要和抗共模和抗差模干擾的電感配合使用以提高抗干擾效果。
