電子設計技術的核心就是EDA技術，EDA是指以計算機爲工作平臺，融合應用電子技術、計算機技術、智能化技術最新成果而研製成的電子CAD通用軟件包，主要能輔助進行三方面的設計工作，即IC設計、電子電路設計和PCB設計。EDA技術已有30年的發展歷程，大致可分爲三個階段。70年代爲計算機輔助設計(CAD)階段，人們開始用計算機輔助進行IC 版圖編輯、PCB佈局佈線，取代了手工操作。80年代爲計算機輔助工程(CAE)階段。與CAD相比，CAE除了有純粹的圖形繪製功能外，又增加了電路功能設計和結構設計，並且通過電氣連接網絡表將兩者結合在一起，實現了工程設計。CAE的主要功能是：原理圖輸人，邏輯仿真，電路分析，自動佈局佈線，PCB後分析。90年代爲電子系統設計自動化(EDA)階段。
EDA技術的基本特徵
EDA代表了當今電子設計技術的最新發展方向，它的基本特徵是：設計人員按照“自頂向下”的設計方法，對整個系統進行方案設計和功能劃分，系統的關鍵電路用一片或幾片專用集成電路(ASIC)實現，然後採用硬件描述語言(HDL)完成系統行爲級設計，最後通過綜合器和適配器生成最終的目標器件，這樣的設計方法被稱爲高層次的電子設計方法。下面介紹與EDA基本特徵有關的幾個概念。
1.“自頂向下”的設計方法。10年前，電子設計的基本思路還是選用標準集成電路“自底向上”地構造出一個新的系統，這樣的設計方法就如同一磚一瓦建造金字塔，不僅效率低、成本高而且容易出錯。
高層次設計是一種“自頂向下”的全新設計方法，這種設計方法首先從系統設計人手，在頂層進行功能方框圖的劃分和結構設計。在方框圖一級進行仿真、糾錯，並用硬件描述語言對高層次的系統行爲進行描述，在系統一級進行驗證。然後，用綜合優化工具生成具體門電路的網絡表，其對應的物理實現級可以是印刷電路板或專用集成電路。由於設計的主要仿真和調試過程是在高層次上完成的，這既有利於早期發現結構設計上的錯誤，避燃計工作的浪費，又減少了邏輯功能仿真的工作量，提高了設計的一次成功率。
設計。現代電子產品的複雜度日益提高，一個電子系統可能由數萬箇中小規模集成電路構成，這就帶來了體積大、功耗大、可靠性差的問題。解決這一問題的有效方法就是採用ASIC芯片進行設計。ASIC按照設計方法的不同可分爲全定製ASIC、半定製ASC和可紀程ASIC(也稱爲可編程邏輯器件)。
設計全定製ASIC芯片時，設計師要定義芯片上所有晶體管的幾何圖形和工藝規則，最後將設計結果交由m廠家去進行格模製造，做出產品。這種設計方法的優點是芯片可以獲得最優的性能，即面積利用率高、速度快、功耗低，而缺點是開發週期長，費用高，只適合大批量產品開發。
半定製ASIC芯片的版圖設計方法分爲門陣列設計法和標準單元設計法，這兩種方法都是約束性的設計方法，其主要目的就是簡化設計，以犧牲芯片性能爲代價來縮短開發時間。
可編程邏輯芯片與上述掩模ASIC的不同之處在於：設計 人員完成版圖設計後，在實驗室內就可以燒製出自己的芯片， 無須IC廠家的參與，大大縮短了開發週期。
可編程邏輯器件自70年代以來，經歷了PAL、GALGPLD、FPGA幾個發展階段，其中CPLD/FPGA高密度可編程邏輯器件，目前集成度已高達 200萬門/片，它將格模ASC集成度高的優點和可編程邏輯器件設計生產方便的特點結合在一起，特別適合於樣品研製或小批量產品開發，使產品能以最快的速度上市，而當市場擴大時，它可以很容易地轉由掩模ASIC實現，因此開發風險也大爲降低。
上述ASIC芯片，尤其是CPLD/FPGA器件，已成爲現代高層次電子設計方法的實現載體。
3.硬件描述語言。硬件描述語言(HDL)是一種用於設計硬件電子系統的計算機語言，它用軟件編程的方式來描述電子系統的邏輯功能、電路結構和連接形式，與傳統的門級描述方式相比，它更適合大規模系統的設計。例如一個32位的加法器，利用圖形輸入軟件需要輸人500至1000個門，而利用VHDL語言只需要書寫一行“A=B+C”即可。而且 VHDL語言可讀性強，易於修改和發現錯誤。早期的硬件描述語言，如ABEL、HDL、AHDL，由不同的EDA廠商開發，互不兼容，而且不支持多層次設計，層次間翻譯工作要由人工完成。爲了克服以上不足，1985年美國國防部正式推出了高速集成電路硬件描述語言VHDL，1987年IEEE採納VHDL 爲硬件描述語言標準(IEEE STD-1076)。
VHDL是一種全方位的硬件描述語言，包括系統行爲級。寄存器傳輸級和邏輯門級多個設計層次，支持結構、數據流和行爲三種描述形式的混合描述，因此 VHDL幾乎覆蓋了以往各種硬件俄語言的功能，整個自頂向下或由底向上的電路設計過程都可以用VHDL來完成。VHDL還具有以下優點：(1)VHDL的寬範圍描述能力使它成爲高層進設計的核心，將設計人員的工作重心提高到了系統功能的實現與調試，而花較少的精力於物理實現。(2)VHDL可以用簡潔明確的代碼描述來進行復雜控制邏輯艄設計，靈活且方便，而且也便於設計結果的交流、保存和重用。(3)VHDL的設計不依賴於特定的器件，方便了工藝的轉換。(4)VHDL是一個標準語言，爲衆多的EDA廠商支持，因此移植性好。
系統樞架結構 EDA系統框架結構(FRAMEWORK)是一套配置和使用EDA軟件包的規範。目前主要的'EDA系統都建立了框架結構，如 CADENCE公司的Design Framework，Mentor公司的Falcon Framework，而且這些框架結構都遵守國際CFI組織制定的統一技術標準。框架結構能將來自不同EDA廠商的工具軟件進行優化組合，集成在一個易於管理的統一的環境之下，而且還支持任務之間、設計師之間以及整個產品開發過程中的信息傳輸與共享，是並行工程和自頂向下設計施的實現基礎。
EDA技術的每一次進步，都引起了設計層次上的一次飛躍，從設計層次上分，70年代爲物理級設計(CAD)，80年代爲電路級設計(CAE)，90年代進入到系統級設計(EDA)。物理級設計主要指IC版圖設計，一般由半導體廠家完成，對電子工程師沒有太大的意義，因此本文重點介紹電路級設計和系統級設計。
1.電路級設計 電路級設計工作流程如圖2所示。電子工程師接受系統設計任務後，首先確定設計方案，並選擇能實現該方案的合適元器件，然後根據具體的元器件設計電路原理圖。接着進行第一次仿真，其中包括數字電路的邏輯模擬、故障分析，模擬電路的交直流分析、瞬態分析。在進行系統仿真時，必須要有元件模型庫的支持，計算機上模擬的檢人輸出波形代替了實際電路調試中的信號源和示波器。這一次仿真主要是檢驗設計方案在功能方面的正確性。
