在電子設計自動化(英語：Electronic design automation，縮寫：EDA)出現之前，設計人員必須手工完成集成電路的設計、佈線等工作，這是因爲當時所謂集成電路的複雜程度遠不及現在。工業界開始使用幾何學方法來製造用於電路光繪(photoplotter)的膠帶。到了1970年代中期，開發人員嘗試將整個設計過程自動化，而不僅僅滿足於自動完成掩膜草圖。第一個電路佈線、佈局工具研發成功。設計自動化會議(Design Automation Conference)在這一時期被創立，旨在促進電子設計自動化的發展。
電子設計自動化發展的下一個重要階段以卡弗爾·米德(Carver Mead)和琳·康維於1980年發表的論文《超大規模集成電路系統導論》(Introduction to VLSI Systems)爲標誌。這一篇具有重大意義的論文提出了通過編程語言來進行芯片設計的新思想。如果這一想法得到實現，芯片設計的複雜程度可以得到顯著提升。這主要得益於用來進行集成電路邏輯仿真、功能驗證的工具的性能得到相當的改善。隨着計算機仿真技術的發展，設計項目可以在構建實際硬件電路之前進行仿真，芯片佈線佈局對人工設計的要求降低，而且軟件錯誤率不斷降低。直至今日，儘管所用的語言和工具仍然不斷在發展，但是通過編程語言來設計、驗證電路預期行爲，利用工具軟件綜合得到低抽象級物理設計的這種途徑，仍然是數字集成電路設計的基礎。
從1981年開始，電子設計自動化逐漸開始商業化。1984年的設計自動化會議(Design Automation Conference)上還舉辦了第一個以電子設計自動化爲主題的銷售展覽。Gateway設計自動化在1986年推出了一種硬件描述語言Verilog，這種語言在現在是最流行的高級抽象設計語言。1987年，在美國國防部的資助下，另一種硬件描述語言VHDL被創造出來。現代的電子設計自動化工具可以識別、讀取不同類型的硬件描述。根據這些語言規範產生的各種仿真系統迅速被推出，使得設計人員可對設計的芯片進行直接仿真。後來，技術的發展更側重於邏輯綜合。
目前的數字集成電路的'設計都比較模塊化(參見集成電路設計、設計收斂(Design closure)和設計流(Design flow (EDA)))。半導體器件製造工藝需要標準化的設計描述，高抽象級的描述將被編譯爲信息單元(cell)的形式。設計人員在進行邏輯設計時無需考慮信息單元的具體硬件工藝。利用特定的集成電路製造工藝來實現硬件電路，信息單元就會實施預定義的邏輯或其他電子功能。半導體硬件廠商大多會爲它們製造的元件提供“元件庫”，並提供相應的標準化仿真模型。相比數字的電子設計自動化工具，模擬系統的電子設計自動化工具大多並非模塊化的，這是因爲模擬電路的功能更加複雜，而且不同部分的相互影響較強，而且作用規律複雜，電子元件大多沒有那麼理想。Verilog AMS就是一種用於模擬電子設計的硬件描述語言。此外，設計人員可以使用硬件驗證語言來完成項目的驗證工作目前最新的發展趨勢是將集描述語言、驗證語言集成爲一體，典型的例子有SystemVerilog。
隨着集成電路規模的擴大、半導體技術的發展，電子設計自動化的重要性急劇增加。這些工具的使用者包括半導體器件製造中心的硬件技術人員，他們的工作是操作半導體器件製造設備並管理整個工作車間。一些以設計爲主要業務的公司，也會使用電子設計自動化軟件來評估製造部門是否能夠適應新的設計任務。電子設計自動化工具還被用來將設計的功能導入到類似現場可編程邏輯門陣列的半定製可編程邏輯器件，或者生產全定製的專用集成電路。
EDA技術的概念
EDA技術是指以計算機爲工作平臺，融合了應用電子技術、計算機技術、信息處理及智能化技術的最新成果，進行電子產品的自動設計。
利用EDA工具，電子設計師可以從概念、算法、協議等開始設計電子系統，大量工作可以通過計算機完成，並可以將電子產品從電路設計、性能分析到設計出IC版圖或PCB版圖的整個過程的計算機上自動處理完成。
應用
現在對EDA的概念或範疇用得很寬。包括在機械、電子、通信、航空航天、化工、礦產、生物、醫學、軍事等各個領域，都有EDA的應用。目前EDA技術已在各大公司、企事業單位和科研教學部門廣泛使用。例如在飛機制造過程中，從設計、性能測試及特性分析直到飛行模擬，都可能涉及到EDA技術。本文所指的EDA技術，主要針對電子電路設計、PCB設計和IC設計。
EDA設計可分爲系統級、電路級和物理實現級。
